真值表
| 数据输入 |
时钟输入 |
移位寄存器内容 |
串行数据输出 |
数据锁存 |
锁存内容 |
输出使能 |
输出端内容 |
| I0 I1 I2 … I6 I7 |
I0 I1 I2 … I6 I7 |
I0 I1 I2 … I6 I7 |
| H |
|
H R0 R1 … R5 R6 |
R6 |
|
|
|
|
| L |
|
L R0 R1 … R5 R6 |
R6 |
| X |
|
R0 R1 R2 … R6 R7 |
R7 |
| |
|
X X X … X X |
X |
- |
R0 R1 R2 … R6 R7 |
| |
P0 P1 P2 … P6 P7 |
P7 |
|
P0 P1 P2 … P6 P7 |
L |
P0 P1 P2 … P6 P7 |
| |
|
|
|
X X X … X X |
H |
H H H … H H |
L＝逻辑低电平 H＝逻辑高电平 X＝不定态 P＝当前状态 R＝前一状态
电特性（典型状态下）
TA＝+25℃，VDD＝5V，tir=tir≤10ns（除非有特殊说明）
| 特性 |
符号 |
测试条件 |
数据 |
| 最小 典型 最大 |
单位 |
| 输出击穿电压 |
V(BR)DSX |
IO=ImA |
38 － － |
V |
禁止输出时
输出管漏电流 |
IDSX |
VO=40V,VDD=5.5V |
－ 0.1 5.0 |
uA |
静态源漏
导通电阻 |
rDS(on) |
IO=100mA,VDD=4.5V |
－ 8 － |
Ω |
| 额定输出电流 |
ION |
VDS(ON)=0.5V,TA=20℃ |
－ 70 － |
mA |
| 逻辑输入电流 |
IIH |
VI=VDD=5.5V |
－ － 1.0 |
uA |
| IIL |
VI=0,VDD=5.5V |
－ － -1.0 |
uA |
串行数据
输出电压 |
VOH |
IOH=-20uA,VDD=4.5V |
4.4 4.49 － |
V |
| IOH=-4mA,VDD=4.5V |
4.0 4.2 － |
V |
| VOL |
IOH=-20uA,VDD=4.5V |
－ 0.005 0.1 |
V |
| IOH=-4mA,VDD=4.5V |
－ 0.3 0.5 |
V |
| 延时 |
tPLH |
IO=100VmA,CL=30pF |
－ 150 － |
ns |
| tPHL |
IO=100VmA,CL=30pF |
－ 90 － |
ns |
| 输出上升时间 |
tr |
IO=100VmA,CL=30pF |
－ 200 － |
ns |
| 输出下降时间 |
tf |
IO=100VmA,CL=30pF |
－ 200 － |
ns |
注：典型数据是在VDD＝5V时测得。
时序要求及时序特性
A、时钟脉冲前的数据有效时间（数据建立时间），tsu（D）----20ns
B、时钟脉冲后的数据有效时间（数据保持时间），th（D）-----20ns
C、时钟脉宽，tw(clk)-------------------------------------40ns
D、时钟有效与锁存信号有效之间的时间间隔，tsu(ST)---------50ns
E、锁存信号脉冲宽度，tw(ST)------------------------------50ns
F、输出使能信号脉冲宽度，tw(OE)--------------------------50ns
注：上述要求是在时钟为12.5MHZ情况下提出的，芯片可以用于更高的频率。
加在输入端的串行数据在时钟脉冲的上升沿打入寄存器。在连续的时钟脉冲的作用下，数据逐位移向串行数据输出端。
寄存器中的数据在锁存信号脉冲的上升沿时锁存到锁存器，从而实现串并转换。
当输出使通商在为高电平时，所有耐高压开漏驱动输出端被关闭。输出使能信号不会影响锁存在锁存器中的数据。妥输出使能信号为低电平时，所有耐高压开漏驱动输出端状态跟随锁存器锁存的数据变化。
|
